模擬集成電路設(shè)計(jì)流程

時(shí)間：2020-01-05作者：深圳市希羅斯科技有限公司瀏覽：230

1、功能設(shè)計(jì)階段

設(shè)計(jì)人員產(chǎn)品的應(yīng)用場(chǎng)合，設(shè)定一些諸如功能、操作速度、接口規(guī)格、環(huán)境溫度及消耗功率等規(guī)格，以做為將來電路設(shè)計(jì)時(shí)的依據(jù)?？蛇M(jìn)一步規(guī)劃軟件模塊及硬件模塊該如何劃分，哪些功能該整合于SOC內(nèi)，哪些功能可以設(shè)計(jì)在電路板上。

2、設(shè)計(jì)描述和行為級(jí)驗(yàn)證

供能設(shè)計(jì)完成后，可以依據(jù)功能將SOC劃分為若干功能模塊，并決定實(shí)現(xiàn)這些功能將要使用的IP核。此階段將接影響了SOC內(nèi)部的架構(gòu)及各模塊間互動(dòng)的訊號(hào)，及未來產(chǎn)品的可靠性。

決定模塊之后，可以用VHDL或Verilog等硬件描述語言實(shí)現(xiàn)各模塊的設(shè)計(jì)。接著，利用VHDL或Verilog的電路仿真器，對(duì)設(shè)計(jì)進(jìn)行功能驗(yàn)證(functionsimulaTIon，或行為驗(yàn)證behavioralsimulaTIon)。

注意，這種功能仿真沒有考慮電路實(shí)際的延遲，但無法獲得的結(jié)果。

3、邏輯綜合

確定設(shè)計(jì)描述正確后，可以使用邏輯綜合工具(synthesizer)進(jìn)行綜合。

綜合過程中，需要選擇適當(dāng)?shù)倪壿嬈骷?logiccelllibrary)，作為合成邏輯電路時(shí)的參考依據(jù)。

硬件語言設(shè)計(jì)描述文件的編寫風(fēng)格是決定綜合工具執(zhí)行效率的一個(gè)重要因素。事實(shí)上，綜合工具支持的HDL語法均是有限的，一些過于抽象的語法只適于作為系統(tǒng)評(píng)估時(shí)的仿真模型，而不能被綜合工具接受。

邏輯綜合得到門級(jí)網(wǎng)表。

4、門級(jí)驗(yàn)證(Gate-LevelNetlistVerificaTIon)

門級(jí)功能驗(yàn)證是寄存器傳輸級(jí)驗(yàn)證。主要的工作是要確認(rèn)經(jīng)綜合后的電路是否符合功能需求，該工作一般利用門電路級(jí)驗(yàn)證工具完成。

注意，此階段仿真需要考慮門電路的延遲。

5、布局和布線

布局指將設(shè)計(jì)好的功能模塊合理地安排在芯片上，規(guī)劃好它們的位置。布線則指完成各模塊之間互連的連線。

注意，各模塊之間的連線通常比較長(zhǎng)，因此，產(chǎn)生的延遲會(huì)嚴(yán)重影響SOC的性能，尤其在0.25微米制程以上，這種現(xiàn)象為顯著。


深圳市希羅斯科技有限公司專注于IC芯片,集成電路,電子元器件等

• 詞條

  詞條說明

• 電子元件和電子器件有哪些區(qū)別

  所謂元件，是指無源器件，也就是不需要提供專門電源就可以實(shí)現(xiàn)基本功能的，比如電阻，電容，電感，接插件都是這類。所謂器件，就是指有源器件，也就是需要有一定電源才能實(shí)現(xiàn)功能正常工作的，二管，三管，集成電路都屬于這類。區(qū)別：1、元件是不可拆分的單一體，器件是可以拆分為若干個(gè)元件的組合體。2、元件具有單一的功能，如與非門，或一個(gè)開關(guān)或一個(gè)三管之類，以及電阻、電容;器件具有集成的功能，如74系列，可以是幾個(gè)與

• AD9653BCPZ-125亞德諾125MSPS模數(shù)轉(zhuǎn)換器ADI分銷

  AD9653是一款四通道，16位，125 MSPS模數(shù)轉(zhuǎn)換器（ADC），內(nèi)置片內(nèi)采樣保持電路，低成本，低功耗，小尺寸，易使用。制造商:?ADI產(chǎn)品種類: 模數(shù)轉(zhuǎn)換器 - ADC安裝風(fēng)格: SMD/SMT封裝 / 箱體: LFCSP-48分辨率: 16 bit通道數(shù)量:?4 Channel采樣比: 125 MS/s尺寸：7*7*0.3mm工作溫度: - 40 C ～ +85 C接

• 集成電路的優(yōu)缺點(diǎn)

  一、集成電路的優(yōu)點(diǎn)1、電路方面由于采用了集成電路，大大的簡(jiǎn)化了整機(jī)電路的設(shè)計(jì)、調(diào)試和安裝，特別是采用一些集成電路后，整機(jī)電路顯得為簡(jiǎn)潔。2、性能指標(biāo)方面相對(duì)于分立元器件電路而言，采用集成電路構(gòu)成的整機(jī)電路性能指標(biāo)高。例如，集成運(yùn)放電路的增益、零點(diǎn)漂移的性能都遠(yuǎn)遠(yuǎn)過分立電子元器件電路。3、可靠性方面集成電路具有高可靠性的優(yōu)點(diǎn)，從而提高了整機(jī)電路工作的可靠性，提高了電路的工作性能和一致性。另外，采用集

• 教你巧妙降低噪聲與電磁干擾

  電子設(shè)備的活絡(luò)度越來越高，這需要設(shè)備的抗煩擾才干也越來越強(qiáng)，因此PCB計(jì)劃也變得加困難，怎么提高PCB的抗干擾能力成為許多工程師們重視的 關(guān)鍵疑問之一。ADI中文技術(shù)支持共享的《PCB計(jì)劃：降低噪聲與電磁煩擾的24個(gè)竅門》為PCB計(jì)劃中降低噪聲與電磁煩擾供應(yīng)了非常有用的建議，值得筒子們閱讀保藏。1.時(shí)鐘產(chǎn)生器盡量近到用該時(shí)鐘的器件，石英晶體振蕩器外殼要接地.2.可用串一個(gè)電阻的辦法，降低控制電路上