高速PCB設(shè)計中，這些問題一定要注意

時間：2022-07-26作者：深圳市造物工場科技有限公司瀏覽：87

在進行PCB設(shè)計時，我們經(jīng)常會遇到各種各樣的問題，如阻抗匹配、EMI規(guī)則等。本文為大家整理了一些和高速PCB相關(guān)的疑難問答，希望對大家有所幫助。




1、在高速PCB設(shè)計原理圖設(shè)計時，如何考慮阻抗匹配問題？

在設(shè)計高速 PCB 電路時，阻抗匹配是設(shè)計的要素之一。而阻抗值跟走線方式有**的關(guān)系，例如是走在表面層(microstrip)或內(nèi)層(stripline/double stripline)，與參考層(電源層或地層)的距離，走線寬度，PCB材質(zhì)等均會影響走線的特性阻抗值。




也就是說要在布線后才能確定阻抗值。一般仿真軟件會因線路模型或所使用的數(shù)學(xué)算法的限制而無法考慮到一些阻抗不連續(xù)的布線情況，這時候在原理圖上只能預(yù)留一些terminators(端接)，如串聯(lián)電阻等，來緩和走線阻抗不連續(xù)的效應(yīng)。真正根本解決問題的方法還是布線時盡量注意避免阻抗不連續(xù)的發(fā)生。




2、當(dāng)一塊PCB板中有多個數(shù)/模功能塊時，常規(guī)做法是要將數(shù)/模地分開，原因何在？

將數(shù)/模地分開的原因是因為數(shù)字電路在高低電位切換時會在電源和地產(chǎn)生噪聲，噪聲的大小跟信號的速度及電流大小有關(guān)。




如果地平面上不分割且由數(shù)字區(qū)域電路所產(chǎn)生的噪聲較大而模擬區(qū)域的電路又非常接近，則即使數(shù)模信號不交叉，模擬的信號依然會被地噪聲干擾。也就是說數(shù)模地不分割的方式只能在模擬電路區(qū)域距產(chǎn)生大噪聲的數(shù)字電路區(qū)域較遠時使用。




3、在高速PCB設(shè)計時，設(shè)計者應(yīng)該從那些方面去考慮EMC、EMI的規(guī)則呢？

一般EMI/EMC設(shè)計時需要同時考慮輻射(radiated)與傳導(dǎo)(conducted)兩個方面。前者歸屬于頻率較高的部分(>30MHz)后者則是較低頻的部分(<30MHz)。所以不能只注意高頻而忽略低頻的部分。




一個好的EMI/EMC設(shè)計必須一開始布局時就要考慮到器件的位置，PCB疊層的安排，重要聯(lián)機的走法，器件的選擇等，如果這些沒有事前有較佳的安排，事后解決則會事倍功半，增加成本。




例如時鐘產(chǎn)生器的位置盡量不要靠近對外的連接器，高速信號盡量走內(nèi)層并注意特性阻抗匹配與參考層的連續(xù)以減少反射，器件所推的信號之斜率(slew rate)盡量小以減低高頻成分，選擇去耦合(decoupling/bypass)電容時注意其頻率響應(yīng)是否符合需求以降低電源層噪聲。




另外，注意高頻信號電流之回流路徑使其回路面積盡量小(也就是回路阻抗loop impedance 盡量小)以減少輻射。還可以用分割地層的方式以控制高頻噪聲的范圍。最后，適當(dāng)?shù)倪x擇PCB 與外殼的接地點(chassis ground)。




4、在做PCB板的時候，為了減小干擾，地線是否應(yīng)該構(gòu)成閉和形式？

在做PCB板的時候，一般都要減小回路面積，以便減少干擾。布地線的時候，也不應(yīng)布成閉合形式，而是布成樹枝狀較好，還有就是要盡可能增大地的面積。




5、怎樣調(diào)整走線的拓撲架構(gòu)來提高信號的完整性？

這種網(wǎng)絡(luò)信號方向比較復(fù)雜，因為對單向，雙向信號，不同電平種類信號，拓樸影響都不一樣，很難說哪種拓樸對信號質(zhì)量有利。而且作前仿真時，采用何種拓樸對工程師要求很高，要求對電路原理，信號類型，甚至布線難度等都要了解。




6、在布局、布線中如何處理才能保證100M以上信號的穩(wěn)定性？

高速數(shù)字信號布線，關(guān)鍵是減小傳輸線對信號質(zhì)量的影響。因此，100M 以上的高速信號布局時要求信號走線盡量短。數(shù)字電路中，高速信號是用信號上升延時間來界定的。




而且，不同種類的信號（如 TTL,GTL,LVTTL），確保信號質(zhì)量的方法不一樣。





深圳市造物工場科技有限公司專注于等

• 詞條

  詞條說明

• PCB廠商，誰在拖后腿？

  隨著疫情緩和，**經(jīng)濟也在慢慢復(fù)蘇，電子工業(yè)市場回暖，新興電子產(chǎn)品、汽車、通訊、5G等產(chǎn)業(yè)的爆發(fā)，還有新應(yīng)用場景的不斷涌現(xiàn)，使PCB市場需求旺盛。因此，各大印制電路板PCB廠商都在緊盯著這塊蛋糕?；诖?，在需求大增的情況下，PCB制造廠紛紛擴產(chǎn)，公司訂單增多，部分PCB廠商交付延遲既有疫情因素，也有“缺芯”帶來的連鎖反應(yīng)。同時，部分PCB廠商不急于擴大產(chǎn)能，一部分是因為價格問題，當(dāng)然較擔(dān)心的是未來

• 新手小白*，多層PCB如何定義疊層？

  總的來說疊層設(shè)計主要要遵從兩個規(guī)矩:1. 每個走線層都必須有一個鄰近的參考層(電源或地層);2. 鄰近的主電源層和地層要保持較小間距,以提供較大的耦合電容;下面列出從兩層板到八層板的疊層來進行示例講解：一、單面PCB板和雙面PCB板的疊層對于兩層板來說，由于板層數(shù)量少，已經(jīng)不存在疊層的問題?？刂艵MI輻射主要從布線和布局來考慮；單層板和雙層板的電磁兼容問題越來越**。造成這種現(xiàn)象的主要原因就是因是

• 展會圓滿落幕丨造物工場技術(shù)創(chuàng)新智造，集成業(yè)務(wù)解決方案

  8月18日，備受關(guān)注的*十屆中國電子信息博覽會（CITE 2022），在深圳會展中心順利落幕。造物工場本次展會以新模式、新技術(shù)、新理念的行業(yè)賦能解決方案亮相本次展會，通過IDH方案設(shè)計、失效與可靠性分析、面向設(shè)計與制造的工業(yè)互聯(lián)網(wǎng)平臺等為重點展示創(chuàng)新技術(shù)的整體解決方案，成為全場焦點，并獲得現(xiàn)場觀眾的一致認可。?創(chuàng)新IDH方案設(shè)計造物工場專注應(yīng)用層研發(fā)、程序開發(fā)，將研發(fā)難度大、周期長的產(chǎn)品

• PCB差分信號設(shè)計常見誤區(qū)

  在高速PCB設(shè)計中，差分信號（Differential Signal）的應(yīng)用越來越廣泛，電路中較關(guān)鍵的信號往往都要采用差分結(jié)構(gòu)設(shè)計。為什么這樣呢？和普通的單端信號走線相比，差分信號有抗干擾能力強、能有效抑制EMI、時序定位精確的優(yōu)勢。布線要求在電路板上，差分走線必須是等長、等寬、緊密靠近、且在同一層面的兩根線。?等長：等長是指兩條線的長度要盡量一樣長，是為了保證兩個差分信號時刻保持相反極性。減少共